Descripción
El MOSFET de modo de mejora (normalmente apagado) de canal P de umbral bajo de Microchip utiliza una estructura DMOS vertical y un proceso de fabricación de puerta de silicio probado. Esta combinación produce un dispositivo con capacidades de gestión de potencia de transistores bipolares y con la alta impedancia de entrada y el coeficiente de temperatura positivo inherente a los dispositivos MOS. Como es característico en todas las estructuras MOS, este dispositivo no contiene desbordamiento térmico y desconexión secundaria térmicamente inducida. Los FET DMOS verticales son ideales para una amplia gama de aplicaciones de conmutación y amplificación donde se necesita alta tensión de ruptura, alta impedancia de entrada, baja capacitancia de entrada y velocidades de conmutación rápidas.
Libre de averías secundarias
Requisito de accionamiento de baja potencia
Fácil paralelización
Velocidades de conmutación CISS bajas y rápidas
Excelente estabilidad térmica
Diodo de drenaje de fuente integrado
Alta impedancia de entrada y alta ganancia
| Atributo | Valor |
|---|---|
| Tipo de Canal | N |
| Tensión Máxima Drenador-Fuente | 50 V |
| Tipo de Encapsulado | SOT-89 |
| Tipo de Montaje | Montaje en orificio pasante |
Valoraciones
No hay valoraciones aún.